

公開特許公報

昭53-148282

⑥Int. Cl.²
H 01 L 21/283
H 01 L 21/314

識別記号

⑦日本分類
99(C) 23

⑧庁内整理番号
6741-5F
7377-5F

④公開 昭和53年(1978)12月23日

発明の数 1
審査請求 未請求

(全 4 頁)

⑨半導体装置

⑫特 願 昭52-62211

⑬出 願 昭52(1977)5月30日

⑭発 明 者 臼木喜一

川崎市幸区小向東芝町1 東京
芝浦電気株式会社トランジスタ
工場内

同 開後一

川崎市幸区小向東芝町1 東京
芝浦電気株式会社トランジスタ
工場内

⑮発 明 者 青山正治

川崎市幸区小向東芝町1 東京
芝浦電気株式会社トランジスタ
工場内

同 米沢敏夫

川崎市幸区小向東芝町1 東京
芝浦電気株式会社トランジスタ
工場内

⑯出 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

⑰代 理 人 弁理士 則近憲佑 外1名

明 細 書

1. 発明の名称 半 導 体 装 置

2. 特許請求の範囲

半導体素体に形成した能動素子、受動素子の双方又は一方に連結した配線層と電極とに疎水性薄膜を積層することを特徴とする半導体装置

3. 発明の詳細な説明

本発明は半導体装置に適用される配線層の信頼性を向上することにより所期の特性を長期にわたって充分発揮しうよう配線したものである。

従来の半導体装置にあつては能動素子^{受動素子}に形成した電極間又はこれら電極の少くとも一方と外部端子間にA₀配線を施してから、リンガラス膜(PSG)や他の絶縁膜を更に被覆して、その後のダイシング工程や組立工程で起ると予想されるベレット傷や前記電極の損傷又は外部からの汚染を防止するのが通常である。

第1図に従来の半導体集積回路装置の一部断面図を示し、その製造工程を下記に示す。n型シリコン基板1表面に酸化シリコン等の絶縁膜2を

熱酸化法で形成後、その一部を選択エッチングして所望の位置に窓3を作りこみ、次に不純物拡散を行つてp型領域4を形成する。必要に応じてこのp型領域4内にn型領域を形成する場合もある。このn型領域を形成するに当つては前記窓部分の巾(シリコン基板表面に沿つた方向)をp型領域4のみを作成する場合より長大にし、p型領域形成後窓内に於て絶縁膜を被覆後再度エッチングによつて窓を形成してから不純物を拡散してn型領域(図示せず)を形成する。もつとも、この形成手法としては外に幾通りも知られている。

このようにして得られた不純物拡散領域上にはA₀又はポリシリコンからなる電極と外部端子間又は電極間を金属配線6で連結する。この金属配線を形成した後その破損防止や外部からの汚染防止のため低溫酸化膜(シランコート)7を積層するのが一般的手法である。この低溫酸化膜としては気相成長法による酸化珪素膜又はリンガラス(PSG)膜が適用される。

このようにして得られた半導体チップは金属製

のリードフレームあるいはセラミック基板更にはプリント基板等の支持体に配置し、この支持体上に形成したボンディングパッドと前記電極間に相互配線を行い、更に前記半導体チップをエポキシ樹脂で成形封止して半導体装置が得られる。

前記不純物拡散層は能動素子又は受動素子として動作するが、これらの素子は必ずしも不純物拡散で得られないものもあり、更にこれらの素子の少くとも一方を直接前記ボンディングパッドに連絡する場合もある。ところで前記配線層上に被覆した絶縁膜中に存在する P_2O_5 , H_2O や、組立工程でこの絶縁膜を汚染する不純物特に H_2O , Na , C_6 等の存在はここに存在するピンホールやその他の欠陥と共に半導体装置の耐湿性に著しく信頼性に大きな影響を与え、ひいては A_6 からなる電極や配線の電位を起す原因となることは知られている。

この電位現象は A_6 配線が酸化して抵抗が増大し電気伝導に悪影響を及ぼすもので、最悪の場合には配線が断線する。第2図はこの現象を示した半導体チップ正面図で、太い線で示す $a \sim g$ が電位


(3)

を提供する。

この A_6 配線層及び A_6 電極としてはその表面及びこの表面に近接した部分を A_6 又は A_6 合金で構成し、それ以外を他の成分で構成した複合層をも包含する。前記目的を達成する具体的手段としては A_6 又は A_6 合金が析出した配線層及び電極表面に形成された水酸化物と共結合した疎水性保護被膜を被覆して達成する。配線層を多層に形成する場合即ち絶縁層を挟んで配線層を複数層にする際は、この配線層に前述の手段を実施する。

この水酸化物と共結合をする材料としてはシランカップリング材を適用することが、得られた疎水性薄膜は金属被膜と熱圧密可能なことも確認されているので配線層に加えて電極にも適用可能となる。

前記シランカップリング材と金属の反応式を示すと、



M: 金属 R: アルキル基

(5)

発生部分を示す。この現象は前記低温酸化膜の効果が一不十分の場所や、露出した電極や欠陥(ひつき傷等)部分に発生し、更にこの発生部分には負の電位が印加されている部分に限られている。この負電位の印加によつて腐蝕が極端に加速される現象として知られている。


一方、リンガラス膜 (P_8G) は含有リン濃度の増加につれて吸湿性が増し、電位を加速する結果となる。他方この H_2O を除去すると電位発生率は減少することになり、両特性を両立するのは極めて難しい。この対策としてベーマイトアルミナ層を前記電極及び前記 A_6 配線層に形成することが提案されているが、このベーマイトアルミナ層は親水性被覆のため長期間にわたつて前記 H_2O 等によつて発生する電位を防止し得ない。と言うのは成膜樹脂工程によつて前記 H_2O 等が多少発生し得るからである。

本発明は A_6 配線層と A_6 電極層に疎水性薄膜を被覆して上記の欠点を除去した新規な半導体装置を

(4)

とする。ところで金属と有機性薄膜の付着はファン・デル・ワールス力による物理的な接合であり、金属表面の微細な凹凸に依存するので、後の熱処理工程で弾散して疎水性薄膜が得られない。

しかし本発明では配線層や電極の表面を水酸化物に改質してからシランカップリング材と反応させて共有結合を有する疎水性薄膜を形成するので前述の必配はない。シランカップリング材としてはシラザン R_3-SiNH_2 シラザン $R_3-SiNH_2-SiR_3$ が一般に知られているが、



次に第3図により本発明を詳述する。この図は半導体領域間接続装部の一部を示した断面図であるが、第1図と同じ部品には同番号を付した。その製造に当つてはn型シリコン基板(1)表面に酸化シリコンからなる絶縁膜2を熱酸化法で形成し、次いでその一部を選択的にエッチングして所望の位置に窓3を作りこから不純物拡散を行つてp型領域4を形成する。必要に応じてこのp型領域

(6)

4内にn型領域を形成する場合もある。この場合は前記面に相当する部分の巾(シリコン基体表面に付いた方向)をp型領域2のみを作成する場合よりも長とし、p型領域形成後この窓内に再度絶縁膜を被覆後再び所望位置をエッチングで除去し、不純物を拡散してn型領域5を形成する。このp型領域4及びn型領域5上にA8を蒸着して、両領域外の前記絶縁膜上に蒸着されたA8のうち配線層6及びボンディングパッドとなる部分以外をいわゆる写真食刻法によつて除去する。この工程に入る前の前記工程では T_r 1個を作る例だけを記述したが、この外にダイオード、抵抗及び他の T_r 等を作成する場合も当然ある。尚この例における不純物拡散層は T_r 、抵抗、ダイオード等の能動素子や受動素子に相当するものであるが、これらの素子は拡散工程によらずに作成する場合もある。

前記写真食刻工程の最終工程に相当するレジスト剥離工程はボンディングパッド部のみを除いて実施し、この状態で純水中で30分洗浄し、次いでレジスト剥離液でレジストを除去後100℃～

(7)

る。この半導体チップをリードフレーム等の支持体にマウントしてから、前記ボンディングパッドと前記電極間、リードフレームのリードと半導体チップの電極間とワイヤーボンディングして(図示せず)相互配線し、更に樹脂成型を実施して半導体装置を完成した。

次に導水性薄膜に關する試験結果を述べる。

前述のようにA8を蒸着後純水中で30分煮沸し次いで下記処理条件で吸着水を除去後シランカップリング材を被覆して得た導水性薄膜に熱処理条件を変えて接触角を測定した。

表 - 1

処理条件	接触角
500℃10分N ₂ 雰囲気	55°
400℃20分O ₂ 雰囲気	62°

更に前記工程を終えた半導体チップを24ピンソケットに収納し、これをH₂O又はアルコール中に入れて下記条件での断離時間を測定してH₂Oが電極要因であることを確かめた。

(9)

500℃10分の断離型を実施して吸着水を除去する。この結果前記配線層及び電極部表面には水酸化被膜が形成される。

シランカップリング材は液状を呈しその蒸気圧が可成り高いのが特徴なので、前記配線層及び電極部をヘキサアルキルジシラン蒸気中にさらすか、或は散状ヘキサアルキルジシランに浸出して前記水酸化被膜と共有結合した導水性薄膜10を形成した。この被膜は厚さ数原子層でも効果が得られた。

前述のように前記配線層が多層に形成する際にはこの導水性薄膜を形成後絶縁膜を形成する工程を付加すれば良い。このシランカップリング材は前記配線層及び前記電極部の外に前記不純物拡散層以外の半導体基体表面を覆った絶縁膜層にも被覆されるが、これが酸素化合物又は塩化塩素等で構成されていても導水性薄膜となる。

このように導水性薄膜を形成した後半導体基体表面全面にリンガラス(PSG)膜7をplasma or通常のCVD法によつて約150℃～400℃で形成す

(8)

表 - 2

	断離時間	電流(A)	電圧(V)
H ₂ O 100%	35分	$\sim 2.8 \times 10^{-3}$	~ 15 V
C ₂ H ₅ OH 100%	1時間でも断離なし	$\sim 2.5 \times 10^{-3}$	~ 20 V

表 - 3

	従来方法	本発明方法
電離率	30～45%	0.07%

表-3はPCT通電試験結果を示したものでこれは10μの電極巾を持つたA8配線に10Vのバイアスを24時間通電した時の断離個数/試験数値を百分率で表示した。試験数は30個である。


以上のように本発明に係る導水性薄膜を有する配線層及び電極は電離率が極めて少なく半導体装置としての信頼性を長期間保持できるので実用上の効果は極めて大きい。更に付け加えると、この導水性薄膜は写真食刻工程で用いられるエッチング液によつて浸されない利点を有する。

4. 図面の簡単な説明


第1図は従来の方法で得た半導体集積回路装置の一部を示す断側面図、第2図は半導体チップに電蝕が発生した状態を示す正面図、第3図はこの発明に係る半導体集積回路装置の一部を示す断側面図である。

- 1：半導体基体
- 2：絶縁膜
- 3：窓
- 4：p型領域（能動素子）
- 5：n型領域（能動素子）
- 6：配線層
- 10：疎水性薄膜


第 1 図



第 2 図



第 3 図



(7317) 代理人 井越士 剛 近 富 佑
(ほか1名)